

1. Trajanje ispita 180 minuta.
2. Odgovori se daju u vežbanci ili na formularu.
3. Na naslovnoj strani obavezno zaokružiti redne brojeve zadataka koji su rađeni.

## 1. KOLOKVIJUM

- 
1. [10] Deo koda napisan u višem programskom jeziku napisati u asembleru RISC V. Podrazumevati da su označeni brojevi button i amt u registrima s0 i s1. Jasno komentarisi kod.

```
switch(button) {
    case 1: amt = 0x 0000 0020; break;
    case 2: amt = 0x FFFF FFF0; break;
    case 3: amt = 0x FEED A987; break;
    default: amt = 0;
}
```

- 
2. [20] Nacrtati realizaciju dela višeciklusnog RISC V procesora koji izvodi sledeću instrukciju.

Address	Instruction	Type	Fields				Machine Language	
0x1000	L7: lw x6, -4(x9)	I	imm <sub>11:0</sub>	rs1	f3	rd	op	0000011 FFC4A303
[x9] = 0x 0000 2004								
[0x2000] = 0x 0000 000A								

Definisati potrebne signale koje treba da generiše kontrolna jedinica kao i njihov vremenski redosled i razmak.

- 
3. [20] Namenski sistem koristi procesor baziran na 32bitnoj RISC-V arhitekturi instrukcijskog seta. Poznato je da je memorija povezana sa procesorom preko 32bitne magistrale koja ima odvojene putanje za podatke i za adresu. Inicijalni sadržaj dela memorije namenske platforme dat je u tabeli 3.1. Nakon dekodovanja sadržaja dela memorije uspešno su dekodovane neke asemblerske instrukcije predstavljene u okviru *Dissassembly* 3.1.

*Dissassembly* 3.1

0x00: addi x1, x0, 2
0x04: addi x2, x0, 72
0x08: addi x3, x0, 68
0x0C: beq x1, x0, 44
0x10: addi x4, x0, 4
0x14: lw x6, 0(x2)
0x18: srli x6, x6, 8
0x1C: sb x6, 0(x3)
0x20: addi x4, x4, -1
0x24: addi x3, x3, 1
0x28: bne x4, x0, -16
0x2C: addi x1, x1, -1
0x30: addi x2, x2, 4
0x34: jal x0, -40
0x38: jal x0, 0

*Tabela* 3.1

Adresa	Sadržaj				Adresa	Sadržaj			
<b>0x00</b>	0x93	0x00	0x20	0x00	<b>0x30</b>	--	--	--	--
<b>0x04</b>	0x13	0x01	0x80	0x04	<b>0x34</b>	0x6f	0xf0	0x9f	0xfd
<b>0x08</b>	0x93	0x01	0x40	0x04	<b>0x38</b>	0x6f	0x00	0x00	0x00
<b>0x0C</b>	0x63	0x86	0x00	0x02	<b>0x3C</b>	0x00	0x00	0x00	0x00
<b>0x10</b>	--	--	--	--	<b>0x40</b>	0x00	0x00	0x00	0x00
<b>0x14</b>	--	--	--	--	<b>0x44</b>	0x00	0x00	0x00	0x00
<b>0x18</b>	--	--	--	--	<b>0x48</b>	0x11	0x22	0x33	0x44
<b>0x1C</b>	--	--	--	--	<b>0x4C</b>	0xaa	0xbb	0xcc	0xdd
<b>0x20</b>	0x13	0x02	0xf2	0xff					...
<b>0x24</b>	0x93	0x81	0x11	0x00					
<b>0x28</b>	0xe3	0x18	0x02	0xfe					
<b>0x2C</b>	0x93	0x80	0xf0	0xff					

Ako je nakon sistemskog reseta, PC registar CPUa inicijalizovan na vrednost 0 popuniti tabelu 3.2 nakon izvršavanja pojedinačnih funkcija. U okviru tabele 3.3 potrebno je odrediti sadržaj memorije koji odgovara asemblerskim instrukcijama na adresama 0x10, 0x14, 0x18, 0x1C i 0x30.

---

**Napomena:** Sve adrese i vrednosti date u tabeli 3.1 su predstavljene u heksadecimalnom brojnom sistemu. Ukoliko ispred brojnih vrednosti **operanada** instrukcija definisanih u okviru *Dissassembly* 3.1 postoji prefiks 0x smatrati da su te brojne vrednosti date u heksadecimalnom brojnom sistemu dok se u suprotnom može smatrati da su vrednosti date u decimalnom brojnom sistemu. Izvršavanje programa se analizira dok se instrukcija sa iste memorejske lokacije ne izvrši uzastopno dva puta. Broj redova u okviru tabela datih na formularima za odgovore je **proizvoljan** i **ne mora** odgovarati broju koraka potrebnih za potpunu analizu izvršavanja programa.

## 2. KOLOKVIJUM

4. Vrednosti parametara hijerarhijski organizovanog memoriskog dela sistema, sa jednim stepenom hijerarhije, su:
- kapacitet glavne memorije ( $MC$ ) = 512B;
  - vreme pristupa glavnoj memoriji ( $T_{Penalty}$ ) =  $100T_{CLK}$ ;
  - veličina bloka u kešu ( $BS$ ) = 4B;
  - adresibilna jedinica ( $AUS$ ) = 1B;
  - kapacitet keš memorije ( $CC$ ) = 16B;
  - vreme pristupa keš memoriji ( $T_{HIT}$ ) =  $4T_{CLK}$ ;
  - keš memorija je organizovana kao **potpuno asocijativni keš** čiji kontroler primenjuje **write back – write allocate** polisu upisa;
  - keš memorija je integrisana u sistem koristeći *look through* topologiju
  - inicijalni sadržaj glavne memorije definisan je tabelom 3.1. Smatrati da su memoriske lokacije, koje su u tabeli 3.1 označene sa --, inicijalizovane na vrednosti 0xFF.

Za program **P** koji se izvršava na ovoj namenskoj platformi poznato je da sekvencijalno pristupa sledećim adresama (R u indeksu označava čitanje sa memoriske lokacije definisane u uglastim zagradama dok W u indeksu označava upis podatka sa desne strane znaka = na memorisku lokaciju u uglastim zagradama):

$$M_R[0x01], M_w[0x03] = 0x12, M_R[8], M_w[10] = 0x13, M_R[0x05], M_w[7] = 0x14, M_R[11], M_w[0x11] = 0x15.$$

a) [10] U tabeli 4.2 najpre kreirati okvir tabele koji ilustruje organizaciju keša a zatim predstaviti sadržaj kreirane tabele za svaki od adresnih ciklusa generisanih od strane procesora. U tabeli 4.1 predstaviti sadržaj dela glavne memorije nakon završetka transakcije na magistrali.

b) [2] Koliko iznosi *hit rate*? Izračunati koliko iznosi AMAT.

c) [8] Pod pretpostavkom da je magistrala između procesora i keš memorije, kao keš memorije i glavne memorije, širine 4B (sistemska magistrala), koliko zahteva se generiše između procesora i keš memorije (NCC\$) a koliko između keš memorije i glavne memorije (NC\$MM)?

**Napomena:** Ukoliko ispred brojnih vrednosti postoji prefiks 0x smatrati da su te brojne vrednosti date u heksadecimalnom brojnom sistemu dok se u suprotnom može smatrati da su vrednosti date u decimalnom brojnom sistemu. Ukoliko je potrebno izvršiti zamenu bloka u keš memoriji, iz keš memorije se izbacuje onaj blok koji je prvi dodat u keš memoriju.

5. [15] Nacrtati realizaciju memoriskog podsistema u računaru sa 32-bitnom asinhronom magistralom (asinhroni pristup je kontrolisan signalom Ready sa aktivnim nivoom) koja ima 20-bitnu adresnu magistralu i mogućnost upravljanja bajtovima. Veličina potrebne memorije je 128k x 8 i nalazi se u najvišem delu memoriskog prostora. Na raspolaganju su standardne memoriske komponente SRAM tipa veličine 32k x 8. Dozvoljen je samo poravnat pristup memoriji. Memorija je dovoljno brza. U slučaju 16-bitnog pristupa za A1A0=00, podatak ide po delu magistrale D0..D15, a za A1A0=10 po delu magistrale D16..D31. U slučaju 8-bitnog pristupa za A1A0=00, podatak ide po delu magistrale D0..D7, za A1A0=01 po delu magistrale D8..D15, za A1A0=10 po delu magistrale D16..D23 i za A1A0=11 po delu magistrale D23..D31.

---

6. [15] Nacrtati opštenamenski prekidni kontroler sa 8 ulaza koji može da prihvati prekide i sa aktivnim nivoom logičke jedinice i sa aktivnim nivoom logičke nule. Posle svakog prihvaćenog prekida, prihvaćeni prekid se automatski maskira.  
NAPOMENA: Procesor treba da ima mogućnost čitanja i „kakav“ je prekid (aktivna nula ili jedinica) i koji prekidi su maskirani.